عنوان

طراحی و شبیه‌سازی مدار ضرب‌کننده باینری براساس ترانزیستور تک‌الکترون مبتنی بر نقطه کوانتومی سیلیکنی قابل عملکرد در دمای اتاق

شماره

‭۷۸۹۳پ‬

زبان متن نوشتاري يا گفتاري و مانند آن

per

عنوان اصلي

طراحی و شبیه‌سازی مدار ضرب‌کننده باینری براساس ترانزیستور تک‌الکترون مبتنی بر نقطه کوانتومی سیلیکنی قابل عملکرد در دمای اتاق

نام نخستين پديدآور

/مهدی حسنی

نام ناشر، پخش کننده و غيره

: مهندسی فناوری‌های نوین

نام خاص و کميت اثر

‮‭۶۰‬ص‬

متن يادداشت

چاپی

متن يادداشت

بصورت زیرنویس

جزئيات پايان نامه و نوع درجه آن

کارشناسی ارشد

نظم درجات

مهندسی نانوالکترونیک

زمان اعطا مدرک

‮‭۱۳۹۱/۰۶/۲۵‬

کسي که مدرک را اعطا کرده

تبریز

متن يادداشت

ما در این پایان‌صنامه براساس منطق ترانزیستور تک‌صالکترون و با استفاده از ترانزیستور تک‌صالکترون سه گیت مبتنی بر نقطه‌ص‍ کوانتومی سیلیکنی ‮‭۲‬ نانومتر قابل عملکرد در دمای اتاق، مداراتی را برای گیت-های منطقی‮‭BUFFER‬ ،‮‭NOT‬ ،‮‭XOR‬ ،‮‭XNOR‬ ،‮‭AND‬ ،‮‭NAND‬ ، ‮‭OR‬ و ‮‭NOR‬ طراحی کرده‌صایم و عملکرد هر یک از آنها را مورد بررسی قرار داده‌صایم .گیت‌صهایی که عملکردی مکمل یکدیگر دارند، دارای ساختار مشترکی هستند و فقط مقادیر ولتاژهای بایاس برای آنها متفاوت است .تمامی این گیت‌صها به جز ‮‭XOR‬ و‮‭XNOR‬ ، بر پایه‌صی مدار گیت‌صهای ‮‭BUFFER‬ و ‮‭NOT‬ پیاده‌صسازی شده‌صاند .با استفاده از ساختارهای طراحی شده، مداری را برای ضرب‌صکننده دوبیتی باینری طراحی کرده‌صایم .این مدار، بدون استفاده از مدارات جمع‌صکننده و با مجموع ‮‭۲۸‬ ترانزیستور پیاده‌صسازی شده است .در منطق اتخاذ شده برای طراحی‌ص‍، سطوح بالا و پایین ولتاژهای ورودی را به ترتیب ص ‮‭۹/۲‬ولت و ص‌صفر انتخاب کرده-ایم .سطوح بالا و پایین ولتاژ خروجی هر یک از مدارات نیز به ترتیب تقریبا برابر ‮‭dd=۰.۱vV‬ و صفرشده‌صاند .نتایج شبیه‌صسازی‌صها براساس روش مونت کارلو، نشان می‌دهند که هر یک از مدارات طراحی شده، عملیات منطقی مورد نظر را به درستی اجرا می‌کنند

متن يادداشت

‮‭In this thesis, we have designed circuits for BUFFER, NOT, XOR, XNOR, AND, NAND, OR‬ص‍‮‭gate SETs as switching transistors. The gates which play complementary roles, have a common structure and only bias voltages are different for them. AND, NAND, OR-electron transistor logic and uses ۲nm diameter silicon quantum dot based three-electron transistors. The design is based on single-temperature using single-, and NOR logic gates operating at room‬ص‍‮‭bit binary multiplier. The proposed design enables us to implement the multiplier using only ۲۸ transistors and without adders. The Monte Carlo simulations show that designed circuits perform the logic operations correctly as we have expected-, and NOR logic gates are implemented based on BUFFER and NOT gates circuit. Using the designed gates, we have designed a ۲‬

مستند نام اشخاص تاييد نشده

حسنی، مهدی

مستند نام اشخاص تاييد نشده

عباسیان، کریم، استاد راهنما

مستند نام اشخاص تاييد نشده

کریمیان، قادر، استاد راهنما

يادداشت عمومي

سیاه و سفید

وضعیت فهرست نویسی

نمایه‌سازی قبلی