پیادهسازی تجدیدپذیر تکنیک الموتی با کدینگ فرکانس-زمان
نام نخستين پديدآور
/لیلا صرا مارالانیان
وضعیت نشر و پخش و غیره
نام ناشر، پخش کننده و غيره
: دانشگاه تبریز
تاریخ نشرو بخش و غیره
، ۱۳۹۴
یادداشتهای مربوط به نشر، بخش و غیره
متن يادداشت
چاپی
یادداشتهای مربوط به پایان نامه ها
جزئيات پايان نامه و نوع درجه آن
کارشناسی ارشد
نظم درجات
مهندسی کامپیوتر گرایش معماری
زمان اعطا مدرک
۱۳۹۴/۱۱/۲۰
کسي که مدرک را اعطا کرده
تبریز
یادداشتهای مربوط به خلاصه یا چکیده
متن يادداشت
مخابرات خطوط قدرت یا PLC، تکنولوژی استفاده از خطوط قدرت به منظور مخابرهصی اطلاعات است .در تحقیقات اخیر به منظور بهبود قابلیت شبکهصهای PLC یک طرح دایورسیتی MRC یا ترکیب با بهرهصیص بیشینه برای یک شبکهصی انتقال قدرت OFDM مطرح شده و یک طرح جفتصبندی بهینهصی زیرحاملصها نیز برای بیشینهصسازی بهرهصی MRC ارایه شده است .در طرح استفاده شده در این پایانصنامه، تکنیک الموتی با طرح دایورسیتی MRC و طرح جفتصبندی بهینهصی زیرحاملصها ترکیب شده و به جای کدگذاری فضا-فرکانس یا فضا-زمان از کدگذاری فرکانس-زمان استفاده میصشود .کد الموتی، کد بلوکی فضا-زمان است که برای بهبود ارتباطات بیصسیم ارایه شده است .روش پیشنهادی در این پایانصنامه، پیادهصسازی سختصصافزاری ترکیب دو بخش جفتصبندی زیرحاملصها براساسSNR های مربوطه و اعمال تکنیک الموتی در حوزهصی فرکانس-زمان، در FPGA است .روش جفتصبندی زیرحاملصها بدین صورت است که بعد از مرتبصسازیSNR های مربوط به زیرحاملصها، زیرحامل با SNR بالاتر با زیرحامل با SNR پایینصتر جفت میصشود .بعد از جفتصبندی زیرحاملصها، تکنیک الموتی در دو بازهصی زمانی متوالی، در دو جایگاه فرکانسی اعمال میصشود که در این صورت هم مفهوم فرکانس و هم مفهوم زمان را خواهیم داشت .با استفاده از این روش، نرخ خطای بیت یاBER ، نسبت به حالتی که دادهصها به صورت معمولی و بدون اعمال این روش از کانال PLC عبور میصکنند، کاهش میصیابد .امروزه تراشهصهای برنامهصپذیر مثل FPGA که یک مدار مجتمع قابل برنامهصریزی توسط کاربر است، نقش بسیار مهمی در طراحی سختصافزارهای دیجیتالی ایفا میصکنند .تولید تراشهصهای برنامهصپذیر با ظرفیت و سرعت بالا، امکان پیادهصسازی سیستمصهای بزرگ و سریع را در مدت زمان کوتاه فراهم کرده است .امروزه زبان سختصافزارVHDL ، برای توصیف، شبیهصسازی و طراحی مدارهای دیجیتال از سادهصترین فرم آن تا سیستمصهای پیچیده به کار میصرود .در این پایانصنامه، طرح مورد نظر با استفاده از ابزار نرمصافزاری مناسب (Quartus II وModelsim) ، با یک زبان تعریف سختصافزار(VHDL) ، بیان شده و سپس فایل sof مربوطه برای انتقال به یک تراشهصی برنامهصپذیر (FPGA) تولید میصشود .در پایان نتایج حاصل از این پیاده-سازی سختصافزاری با نتایج شبیهصسازی نرمصافزاری در MATLAB یکسان میصشود
متن يادداشت
Power Line Communication (PLC) is the technology of using power lines for data transmission. In recent research in order to improve the liability of PLC networks a maximal ratio combining (MRC) diversity scheme has been considered for a power line orthogonal frequency division multiplexing (OFDM) system and also an optimal subcarrier pairing scheme has been proposed to maximize the MRC gain. In the used design in this thesis, Alamouti technique is combined with MRC diversity scheme and optimal subcarrier pairing scheme and instead of the space-frequency or spacetime coding, time-frequency coding is used. Alamouti code is a space-time block code that has been offered to improve the wireless communications. In this thesis, the proposed method is the hardware implementation of combining two parts including the pairing of subcarriers based on their SNRs and the use of Alamouti technique in time-frequency domain, in the FPGA. For pairing of the subcarriers, after sorting the SNRs related to the subcarriers, the subcarrier with the higher SNR is paired with the subcarrier with the lower SNR. After pairing of the subcarriers, in two consecutive time intervals, Alamouti technique is applied in two frequency places, in which case we will have the concept of frequency and the concept of time. By using this method, the bit error rate (BER) decreases in comparison to data passing from the PLC channel normally and without applying this method. Today the programmable chips like the FPGA that is a programmable integrated circuit by the user, Play a very important role in the Designing of digital hardware. Production of programmable chips with high-capacity and high-speed, has provided the possibility of implementation of large and fast systems in a short time. Today VHSIC Hardware Description Language is used for description, simulation and designing of digital circuits from the simplest form of it to complex systems. In this thesis, the intended design is expressed by using the suitable software tool (Modelsim and QuartusII), with a hardware description language (VHDL) and then the related sof file is produced for transferring to a programmable chip (FPGA). In the end, this hardware implementation results is identical with the results of the software simulation in the MATLAB
نام شخص به منزله سر شناسه - (مسئولیت معنوی درجه اول )