عنوان
پدید آورنده
موضوع
رده
TK7885.7 .S876 2006
TK7885
.
7
.
S876
2006
کتابخانه
محل استقرار
شابک
شابک
0387333991
شماره کتابشناسی ملی
شماره
dltt
عنوان و نام پديدآور
عنوان اصلي
SystemVerilog for design :
نام عام مواد
[Book]
ساير اطلاعات عنواني
a guide to using SystemVerilog for hardware design and modeling /
نام نخستين پديدآور
by Stuart Sutherland, Simon Davidmann, Peter Flake ; foreword by Phil Moorby
وضعیت ویراست
وضعيت ويراست
2nd ed
وضعیت نشر و پخش و غیره
محل نشرو پخش و غیره
New York :
نام ناشر، پخش کننده و غيره
Springer,
تاریخ نشرو بخش و غیره
2006
مشخصات ظاهری
نام خاص و کميت اثر
xxx, 418 p. :
ساير جزييات
ill. ;
ابعاد
25 cm
یادداشتهای مربوط به کتابنامه ، واژه نامه و نمایه های داخل اثر
متن يادداشت
Includes bibliographical references and index
موضوع (اسم عام یاعبارت اسمی عام)
موضوع مستند نشده
Computer simulation
موضوع مستند نشده
Electronic digital computers-- Design and construction
موضوع مستند نشده
Verilog (Computer hardware description language)
رده بندی کنگره
شماره رده
TK7885
.
7
نشانه اثر
.
S876
2006
نام شخص به منزله سر شناسه - (مسئولیت معنوی درجه اول )
مستند نام اشخاص تاييد نشده
Sutherland, Stuart,1953-
نام شخص - (مسئولیت معنوی برابر )
مستند نام اشخاص تاييد نشده
Davidmann, Simon
مستند نام اشخاص تاييد نشده
Flake, Peter
مبدا اصلی
تاريخ عمليات
20061011015427.0
دسترسی و محل الکترونیکی
نام الکترونيکي
مطالعه متن کتاب اطلاعات رکورد کتابشناسی
نوع ماده
[Book]
اطلاعات دسترسی رکورد
تكميل شده
Y
