نمایش منو
صفحه اصلی
جستجوی پیشرفته
فهرست کتابخانه ها
انتخاب زبان
فارسی
English
العربی
عنوان
Verification methodology manual for System Verilog
پدید آورنده
by Janick Bergeron...[et al.]&
موضوع
Verilog (Computer hardware description language),Integrated circuits -- Verification
رده
TK
،
7885
.
7
،.
V44
،
2006
کتابخانه
كتابخانه مركزی و مركز اطلاع رسانی دانشگاه شاهد
محل استقرار
استان:
تهران
ـ شهر:
تهران
تماس با کتابخانه :
51214110
-
021
اطلاعات محلی رکورد
نوع مدرک
English Book
عنوان و نام پديدآور
عنوان اصلي
Verification methodology manual for System Verilog
نام نخستين پديدآور
by Janick Bergeron...[et al.]&
وضعیت نشر و پخش و غیره
محل نشرو پخش و غیره
New York
نام ناشر، پخش کننده و غيره
Springer
تاریخ نشرو بخش و غیره
2006
مشخصات ظاهری
نام خاص و کميت اثر
xvii, 503p.
یادداشتهای مربوط به کتابنامه ، واژه نامه و نمایه های داخل اثر
متن يادداشت
Includes bibliographical references and index
موضوع (اسم عام یاعبارت اسمی عام)
عنصر شناسه ای
Verilog (Computer hardware description language)
عنصر شناسه ای
Integrated circuits -- Verification
رده بندی کنگره
شماره رده
TK
نشانه اثر
7885
.
7
شماره رکورد رده بندي
.
V44
شماره رکورد غير از شماره رده بندي
2006
نام شخص - ( مسئولیت معنوی درجه دوم )
عنصر شناسه اي
Bergeron, Janick
پیشنهاد / گزارش اشکال
×
پیشنهاد / گزارش اشکال
×
اخطار!
اطلاعات را با دقت وارد کنید
گزارش خطا
پیشنهاد