عنوان

یک ساختار بهینه برای جبران خطای زمانی در مبدل‏های آنالوگ به دیجیتال با جایگذاری زمانی با استفاده از الگوریتم‌های پردازش دیجیتال

پ۲۶۱۲۸

per

یک ساختار بهینه برای جبران خطای زمانی در مبدل‏های آنالوگ به دیجیتال با جایگذاری زمانی با استفاده از الگوریتم‌های پردازش دیجیتال

علی خاکپور قشلاق

مهندسی برق و کامپیوتر

۱۴۰۰

۹۲ص.

سی دی

دکتری

الکترونیک گرايش طراحی مدارهای مجتمع آنالوگ و دیجیتال

۱۴۰۰/۰۶/۳۰

سرعت و دقت دو پارامتر بسیار مهم در توسعه¬ی سیستم‏های مخابراتی، نظامی، پزشکی و غیره می‏باشند. یکی از مهم‏ترین بخش¬های محدودکننده‌ی سرعت در ساخت این سیستم‏ها، مبدل‏های آنالوگ به دیجیتال است. سرعت و دقت در مبدل‏های آنالوگ به دیجیتال به هم وابسته بوده و رابطه¬ی عکس دارد. برای رسیدن به مبدل‏های آنالوگ به دیجیتال با پهنای باند وسیع، ساختارهایی با عنوان مبدل‏های آنالوگ به دیجیتال با جایگذاری زمانی (TIADC) ارائه‌شده است. مبدل‏های TIADC دارای چندین کانال ADC هستند که به‌صورت موازی کار کرده و کلاک هر کانال نسبت به کانال مجاور دارای اختلاف فاز بوده سرعت ساختار نهایی مضربی از سرعت هر کانال و تعداد کانال‏های است. خطای زمان نمونه¬برداری کلاک¬ها باعث کاهش دقت این نوع مبدل‏ها و به طبع آن کاهش نسبت سیگنال به نویز (SNR) مبدل می¬شوند. به دلیل ماهیت همبستگی نویز حاصل از خطای زمانی و سیگنال خروجی مبدل، تکنیک‎های پردازش دیجیتال قادر به جبران کامل خطای زمانی نیستند.در این پژوهش روشی نوین برای جبران خطای زمانی بر مبنای مفهوم فرانمونه‏برداری ارائه‌شده است. این روش نوین با اعمال حداقل مقدار ممکن ضریب فرانمونه‏برداری و با استفاده از فیلترهای تطبیقی خطای زمانی مبدل TIADC چهار کاناله را با دقت مناسب جبران می‏نماید. روش پیشنهادی ازنظر پیچیدگی محاسباتی مناسب برای استفاده در سیستم‏های Low-Power است. روش پیشنهادی یک روش تطبیقی بوده و به دلیل استفاده از حداقل تعداد ضرایب جبرانساز و نیز تابع هزینه مناسب، دارای سرعت همگرایی مطلوب بوده و می‏توان ادعا نمود که سریع‏ترین روش موجود است. جبران هم‏زمان خطای زمانی و خطاهای عدم انطباق یکی دیگر از موارد مطرح در روش‎ها جبران خطای مبدل‏های TIADC است. با اعمال تغییرات جزئی در ساختار پیشنهادی، ساختار بهبودیافته برای جبران هم‏زمان خطای عدم انطباق بهره و خطای زمانی ارائه شده است.

Speed and accuracy are two very important parameters in the development oftelecommunication systems, military, medical and so on. Analog to digital convertersare one of the most important speed bottlenecks in the development of these systems.In analog to digital converters, speed and accuracy are both connected and inverselyrelated. To achieve high-bandwidth analog-to-digital converters, structures calledAnalog-to-Digital Time-Interleaved Converters (TIADCs) have been proposed.TIADC converters have several ADC channels that operate in parallel with defferentclock phases. This leads to the overal speed multiple times faster than each channeldepending on number of channels. Sampling time error reduces the accuracy of theseconverters and consequently reduces the signal-to-noise ratio (SNR) of the TIADC.Due to the correlation between the noise caused by timing error and output of TIADC,digital processing techniques are not able to fully compensate for time error.In this research, a new method for compensating timing error based on theconcept of oversampling is presented. This new method by applying minimum valueof oversampling ratio compensates the timing error of the four-channel TIADCconverter with appropriate accuracy using adaptive filters. The proposed method issuitable for Low-Poer systems in terms of computational complexity. The proposedapproach is an adaptive method that has a decent convergence speed and may beclaimed as the fastest method due to the use of the lowest number of compensationcoefficients and the appropriate cost function. Simultaneous compensation of timingerror and mismatch errors is another issue in TIADC error compensation methods. Animproved structure is provided to compensate both the gain mismatch error and thetiming error by making slight adjustments to the proposed structure.

An Optimized Structure for Timing Error Corrction in Time-Interleaved Analogue to Digital Converters Using Gigital Signal Processing Aligoritms

خاکپور قشلاق،

علی

تهيه کننده

کریمیان خسروشاهی،

‏ ‏ قادر

استاد راهنما

‏ تبریز