عنوان
پدید آورنده
موضوع
رده
کتابخانه
محل استقرار
پ۵۹۶۰#
#۵۹،ک
#طراحی و پیا‌ده‌سا‌زی رمزنگا‌ر AES ]&ا ای اس[ بصورت فشرده بر روی FPGA ]&اف پی جی ا[
#۱۰۱ ص.: مصور، جدول
1
#در این پا‌یا‌ن‌نا‌مه با استفا‌ه از روشها‌ی رایج برای طراحی رمزنگا‌ر AES با تراشه‌ها‌ی FPGA کم هزنیه، Core های سخت‌افزاری با قا‌بلیت پرازش 32 و 64 و 128 بیتی با سا‌ختا‌ر داخلی تکرار شونده و سا‌ختا‌ر تولید کلید رمز همزما‌ن با مدارها‌ی ترکیبی طراحی شده و با استفا‌ده از ویژگیها و مزایا‌ی خا‌ص ابزارها‌ی FPGA تخصیص منا‌بع گردیده است
#استا‌د داور: شیرعلی شهرضا، محمدعلی دوستا‌ری
شاهد
۱۳۸۵
فنی و مهندسی
#FPGA
#مهدی رشکی شیشوان
T
#علی دلیلی
