1. Verification by error modeling
پدیدآورنده : / written by Katarzyna Radecka, Zeljko Zilic
کتابخانه: کتابخانه پرديس 2 دانشکدههای فنی دانشگاه تهران (تهران)
موضوع : Integrated circuits -- Very large scale integration -- Computer-aided design,Integrated circuits -- Verification
رده :
TK
7874
.
75
.
R33
2003
2. Verification by error modeling
پدیدآورنده : / written by Katarzyna Radecka, Zeljko Zilic
کتابخانه: كتابخانه مركزی و مركز اسناد دانشگاه شهيد چمران (خوزستان)
موضوع : Integrated circuits--Very large scale integration--Computer-aided design,Integrated circuits--Verification,Error analysis (Mathematics)
رده :
TK
,
7874
.
75
,.
R33
,
2003
