• صفحه اصلی
  • جستجوی پیشرفته
  • فهرست کتابخانه ها
  • درباره پایگاه
  • ارتباط با ما
  • تاریخچه

عنوان
SystemVerilog assertions and functional coverage

پدید آورنده
/ Ashok B. Mehta

موضوع
Engineering,Circuits and Systems,Electronics and Microelectronics, Instrumentation,Processor Architectures,Verilog (Computer hardware description language),Electronic digital computers, Design and construction,Integrated circuits, Verification,TECHNOLOGY & ENGINEERING / Mechanical, bisacsh

رده
E-BOOK

کتابخانه
کتابخانه مرکزی، مرکز اسناد و تامین منابع علمی دانشگاه صنعتی سهند

محل استقرار
استان: آذربایجان شرقی ـ شهر: سهند

کتابخانه مرکزی، مرکز اسناد و تامین منابع علمی دانشگاه صنعتی سهند

تماس با کتابخانه : 04133443834

شابک

شابک
9781461473237

شماره کتابشناسی ملی

کد کشور
IR
شماره
EN-57477

زبان اثر

زبان متن نوشتاري يا گفتاري و مانند آن
انگلیسی

کشور محل نشر یا تولید

کشور محل نشر
IR

عنوان و نام پديدآور

عنوان اصلي
SystemVerilog assertions and functional coverage
نام عام مواد
[Book]
ساير اطلاعات عنواني
:guide to language, methodology and applications
نام نخستين پديدآور
/ Ashok B. Mehta

وضعیت نشر و پخش و غیره

محل نشرو پخش و غیره
New York, NY
نام ناشر، پخش کننده و غيره
: Springer,
تاریخ نشرو بخش و غیره
, 2013.

یادداشتهای مربوط به نشر، بخش و غیره

متن يادداشت
Electronic

یادداشتهای مربوط به کتابنامه ، واژه نامه و نمایه های داخل اثر

متن يادداشت
Includes index.

یادداشتهای مربوط به مندرجات

متن يادداشت
Summary: This book provides a hands-on, application-oriented guide to the language and methodology of both SystemVerilog Assertions and SytemVerilog Functional Coverage. Readers will benefit from the step-by-step approach to functional hardware verification, which will enable them to uncover hidden and hard to find bugs, point directly to the source of the bug, provide for a clean and easy way to model complex timing checks and objectively answer the question 'have we functionally verified everything'. Written by a professional end-user of both SystemVerilog Assertions and SystemVerilog Functional Coverage, this book explains each concept with easy to understand examples, simulation logs and applications derived from real projects.
متن يادداشت
Introduction -- System Verilog Assertions -- Immediate Assertions -- Concurrent Assertions Basics (sequence, property, assert).- Sampled Value Functions $rose, $fell -- Operators -- System Functions and Tasks -- Multiple clocks -- Local Variables -- Recursive property -- Detecting and using endpoint of a sequence -- expect -- assume and formal (static functional) verification -- Other important topics -- Asynchronous Assertions !!! -- IEEE-1800 2009 Features -- SystemVerilog Assertions LABs -- System Verilog Assertions LAB Answers -- Functional Coverage -- Performance Implications of coverage methodology -- Coverage Options (Reference material).

موضوع (اسم عام یاعبارت اسمی عام)

موضوع مستند نشده
Engineering
موضوع مستند نشده
Circuits and Systems
موضوع مستند نشده
Electronics and Microelectronics, Instrumentation
موضوع مستند نشده
Processor Architectures
موضوع مستند نشده
Verilog (Computer hardware description language)
موضوع مستند نشده
Electronic digital computers, Design and construction
موضوع مستند نشده
Integrated circuits, Verification
موضوع مستند نشده
TECHNOLOGY & ENGINEERING / Mechanical, bisacsh

رده بندی کنگره

شماره رده
E-BOOK

نام شخص - ( مسئولیت معنوی درجه دوم )

مستند نام اشخاص تاييد نشده
Mehta, Ashok B

مبدا اصلی

کشور
ایران

دسترسی و محل الکترونیکی

نام ميزبان
9781461473237.pdf
شماره دسترسي
عادی
اطلاعات مختصر
عادی
تاريخ و ساعت مذاکره و دسترسي
9781461473237.pdf
نوع فرمت الکترونيکي
متن

وضعیت فهرست نویسی

وضعیت فهرست نویسی
old catalog

وضعیت انتشار

فرمت انتشار
e

اطلاعات رکورد کتابشناسی

نوع ماده
BL
پیشوند ISBD اعمال شده است
1

اطلاعات دسترسی رکورد

سطح دسترسي
a
تكميل شده
Y

پیشنهاد / گزارش اشکال

اخطار! اطلاعات را با دقت وارد کنید
ارسال انصراف
این پایگاه با مشارکت موسسه علمی - فرهنگی دارالحدیث و مرکز تحقیقات کامپیوتری علوم اسلامی (نور) اداره می شود
مسئولیت صحت اطلاعات بر عهده کتابخانه ها و حقوق معنوی اطلاعات نیز متعلق به آنها است
برترین جستجوگر - پنجمین جشنواره رسانه های دیجیتال