نمایش منو
صفحه اصلی
جستجوی پیشرفته
فهرست کتابخانه ها
درباره پایگاه
ارتباط با ما
تاریخچه
عنوان
Hierarchical modeling for VLSI circuit testing
پدید آورنده
Bhattacharya, Debashis
موضوع
Very large scale integration - Testing ، Integrated circuits,Very large scale integration - Computer simulation ، Integrated circuits
رده
TK
7874
.
B484
1990
کتابخانه
کتابخانه مرکزی و مرکز اطلاع رسانی دانشگاه فردوسی مشهد
محل استقرار
استان:
خراسان رضوی
ـ شهر:
مشهد
تماس با کتابخانه :
05138806503
شناسگر استاندارد دیگر
شماره استاندارد
21001
عنوان و نام پديدآور
نام نخستين پديدآور
Bhattacharya, Debashis
عنوان اصلي به قلم نويسنده ديگر
1691-
عنوان اصلي
Hierarchical modeling for VLSI circuit testing
وضعیت نشر و پخش و غیره
محل نشرو پخش و غیره
Boston
نام ناشر، پخش کننده و غيره
Kluwer Academic Publishers
تاریخ نشرو بخش و غیره
1990
مشخصات ظاهری
نام خاص و کميت اثر
x, 159p. : ill
فروست
عنوان فروست
The Kluwer international series in engineering and computer science. VLSI, computer architecture, and digital signal processing
يادداشت کلی
متن يادداشت
Bibliography: p. ]149[-155
یادداشتهای مربوط به عنوان و پدیدآور
متن يادداشت
by Debashis Bhattacharya, John P. Hayes
موضوع (اسم عام یاعبارت اسمی عام)
عنصر شناسه ای
Very large scale integration - Testing ، Integrated circuits
عنصر شناسه ای
Very large scale integration - Computer simulation ، Integrated circuits
رده بندی کنگره
شماره رده
TK
7874
.
B484
1990
نام شخص به منزله سر شناسه - (مسئولیت معنوی درجه اول )
کد نقش
AU
نام / عنوان به منزله شناسه افزوده
عنصر شناسه اي
AU Hayes, John Patrick 1944-
عنصر شناسه اي
TI
عنصر شناسه اي
SE
شماره دستیابی
پسوند شماره بازيابي
CL
پیشنهاد / گزارش اشکال
×
پیشنهاد / گزارش اشکال
×
اخطار!
اطلاعات را با دقت وارد کنید
گزارش خطا
پیشنهاد