عنوان
پدید آورنده
موضوع
رده
TK7885.7
TK7885
.
7
کتابخانه
محل استقرار
شناسگر استاندارد دیگر
شماره استاندارد
2147
عنوان و نام پديدآور
نام نخستين پديدآور
Mehta, Ashok B.
خط فهرست نويسي و خط اصلي شناسه
author
عنوان اصلي
SystemVerilog assertions and functional coverage :guide to language, methodology and applications
مشخصات ظاهری
نام خاص و کميت اثر
1 online resource )xxxiii, 356 pages( : illustrations
يادداشت کلی
متن يادداشت
Includes index
یادداشتهای مربوط به مندرجات
متن يادداشت
Introduction -- System Verilog Assertions -- Immediate Assertions -- Concurrent Assertions Basics )sequence, property, assert(.- Sampled Value Functions $rose, $fell -- Operators -- System Functions and Tasks -- Multiple clocks -- Local Variables -- Recursive property -- Detecting and using endpoint of a sequence -- expect -- assume and formal )static functional( verification -- Other important topics -- Asynchronous Assertions !!! -- IEEE-0081 9002 Features -- SystemVerilog Assertions LABs -- System Verilog Assertions LAB Answers -- Functional Coverage -- Performance Implications of coverage methodology -- Coverage Options )Reference material(
موضوع (اسم عام یاعبارت اسمی عام)
عنصر شناسه ای
، Verilog )Computer hardware description language(
عنصر شناسه ای
Design and construction ، Electronic digital computers
عنصر شناسه ای
Verification ، Integrated circuits
عنصر شناسه ای
، Engineering
عنصر شناسه ای
، Circuits and Systems
عنصر شناسه ای
، Electronics and Microelectronics, Instrumentation
عنصر شناسه ای
، Processor Architectures
رده بندی ديویی
شماره
621
.
39/2
رده بندی کنگره
شماره رده
TK7885
.
7
نام شخص به منزله سر شناسه - (مسئولیت معنوی درجه اول )
کد نقش
AU
عنصر شناسه اي
Ashok B. Mehta
نام / عنوان به منزله شناسه افزوده
عنصر شناسه اي
TI
شماره دستیابی
نحوه قرار گرفتن مدرك روي قفسه
ل‌ا‌ه دیجیت‌ان‌ابخ‌کت
