نمایش منو
صفحه اصلی
جستجوی پیشرفته
فهرست کتابخانه ها
درباره پایگاه
ارتباط با ما
تاریخچه
ورود / ثبت نام
عنوان
Unified methods for VLSI simulation and test generation
پدید آورنده
by Kwang-Ting Cheng and Vishwani D. Agrawal
موضوع
Integrated circuits- Very large scale integration- Computer-aided design,Integrated circuits- Very large scale integration- Testing,Integrated circuits- Very large scale integration- Computer simulation
رده
TK
،
7874
،.
C525
،
1989
کتابخانه
كتابخانه مركزی و مركز اطلاع رسانی دانشگاه شاهد
محل استقرار
استان:
تهران
ـ شهر:
تهران
تماس با کتابخانه :
51214110
-
021
اطلاعات محلی رکورد
نوع مدرک
English Book
عنوان و نام پديدآور
عنوان اصلي
Unified methods for VLSI simulation and test generation
نام نخستين پديدآور
by Kwang-Ting Cheng and Vishwani D. Agrawal
وضعیت نشر و پخش و غیره
محل نشرو پخش و غیره
Boston
نام ناشر، پخش کننده و غيره
Kluwer Academic Publishers
تاریخ نشرو بخش و غیره
c1989
مشخصات ظاهری
نام خاص و کميت اثر
xii, 143 p.: ills., Tables, Diagras
يادداشت کلی
متن يادداشت
Title
یادداشتهای مربوط به کتابنامه ، واژه نامه و نمایه های داخل اثر
متن يادداشت
Includes Bibliography
موضوع (اسم عام یاعبارت اسمی عام)
عنصر شناسه ای
Integrated circuits- Very large scale integration- Computer-aided design
عنصر شناسه ای
Integrated circuits- Very large scale integration- Testing
عنصر شناسه ای
Integrated circuits- Very large scale integration- Computer simulation
رده بندی کنگره
شماره رده
TK
نشانه اثر
7874
شماره رکورد رده بندي
.
C525
شماره رکورد غير از شماره رده بندي
1989
نام شخص به منزله سر شناسه - (مسئولیت معنوی درجه اول )
عنصر شناسه اي
Cheng, Kwang-Ting,1961-
نام شخص - ( مسئولیت معنوی درجه دوم )
عنصر شناسه اي
Agrawal, Vishwani D.,1943-
پیشنهاد / گزارش اشکال
×
پیشنهاد / گزارش اشکال
×
اخطار!
اطلاعات را با دقت وارد کنید
گزارش خطا
پیشنهاد