پیاده سازی سخت افزاری الگوریتم بازشناسی سه بعدی اشیاء
عنوان اصلي به زبان ديگر
Hardware Implementation of ۳D Object Recognition Algorithm
نام نخستين پديدآور
/صالح جمالی گلزار
وضعیت نشر و پخش و غیره
نام ناشر، پخش کننده و غيره
: مهندسی برق و کامپیوتر
تاریخ نشرو بخش و غیره
، ۱۳۹۸
نام توليد کننده
، افشار
مشخصات ظاهری
نام خاص و کميت اثر
۱۲۶ص
یادداشتهای مربوط به نشر، بخش و غیره
متن يادداشت
چاپی - الکترونیکی
یادداشتهای مربوط به پایان نامه ها
جزئيات پايان نامه و نوع درجه آن
کارشناسیارشد
نظم درجات
مهندسی برق - الکترونیک
زمان اعطا مدرک
۱۳۹۸/۰۶/۱۷
کسي که مدرک را اعطا کرده
تبریز
یادداشتهای مربوط به خلاصه یا چکیده
متن يادداشت
در سالهای اخیر، یادگیری عمیق پیشرفت چشمگیری در زمینههای مختلف از جمله بازشناسی اشیاء داشته است .با توسعه ابزار ارزان قیمت برای تهیه دادهسهبعدی، مجموعهدادههایی با حجم مناسب برای آموزش شبکههای عمیق جمعآوری شدند که زمینه را برای استفاده از یادگیری عمیق برای بازشناسی سهبعدی اشیاء با استفاده از این دادهها فراهم ساختهاند .در این پایاننامه، شبکههای عمیق ارائهشده برای بازشناسی اشیاء با دادههای سهبعدی بررسی شده و نمونهای مناسب از آنها برای پیادهسازی سختافزاری در قالب سیستمی ناهمگن، به منظور شتابدهی محاسبات، انتخاب گردیده است و ساختار نرمافزاری لازم برای شتابدهی کامل محاسبات در FPGA به همراه پیادهسازی معادل در پردازندهمرکزی سیستم میزبان در زبانهای برنامهنویسی مختلف، ارائه و نتایج حاصل از پیادهسازیها در پردازنده مرکزی وFPGA ، همراه پروسه تایید عملکرد لایهها بررسی شدهاند .ساختار نرمافزاری پیشنهادی، قابلیت تعمیم برای پیادهسازی شبکههای عمیق متفاوت را دارد و پیادهسازی شتابدهندهها درFPGA ، توسط سنتز سطح بالا انجام گرفته است
متن يادداشت
In recent years, deep-learning had significant progress in many fields including object recognition. With the advent of low-cost three-dimensional scanners and increased availability of large-scale data-sets, deep-learning-based methods were proved to be very effective in the field of 3D object recognition. Throughout this study, we review the recent suggested architectures for learning on three-dimensional data and implement one of them on FPGAs, alongside providing the required software infrastructure for accelerating computations on CPUs and FPGAs in a heterogeneous system. The proposed architecture has the potential of accelerating any similar network by providing a set of accelerator blocks designed with high-level synthesis for conventional layers used in these models. The results for both implementations as well as steps to verify the results have been discussed
عنوان اصلی به زبان دیگر
عنوان اصلي به زبان ديگر
Hardware Implementation of ۳D Object Recognition Algorithm
نام شخص به منزله سر شناسه - (مسئولیت معنوی درجه اول )