شماره کتابشناسی ملی
شماره
۱۹۷۷۸پ
زبان اثر
زبان متن نوشتاري يا گفتاري و مانند آن
per
عنوان و نام پديدآور
عنوان اصلي
طراحی حافظه SRAM کم توان برای ریز سیستم های قابل کاشت در بدن
عنوان اصلي به زبان ديگر
Low power SRAM design for implantable Micro-systems
نام نخستين پديدآور
/محمدحسین کریمی
وضعیت نشر و پخش و غیره
نام ناشر، پخش کننده و غيره
: مهندسی برق کامپیوتر
تاریخ نشرو بخش و غیره
، ۱۳۹۷
نام توليد کننده
، افشار
مشخصات ظاهری
نام خاص و کميت اثر
۸۲ص
یادداشتهای مربوط به نشر، بخش و غیره
متن يادداشت
چاپی - الکترونیکی
یادداشتهای مربوط به پایان نامه ها
جزئيات پايان نامه و نوع درجه آن
ارشد
نظم درجات
مهندسی برق الکترونیک
زمان اعطا مدرک
۱۳۹۷/۰۶/۱۹
کسي که مدرک را اعطا کرده
تبریز
یادداشتهای مربوط به خلاصه یا چکیده
متن يادداشت
هدف از این پژوهش طراحی حافظه SRAM کم توان است .در بعضی از کاربردهایی مانند ادوات پزشکی قابل کاشت در بدن انسان، که با باطری کار می‌صکنند محدودیت‌صهای سخت گیرانه‌صای روی توان مصرفی دارند .حافظه SRAM بخش قابل توجهی از مساحت و توان سیستم‌صهای VLSI را به خود اختصاص می‌صدهد .بنابراین حافظه SRAM نقش مهمی در مصرف انرژی بازی می‌صکند و با کاهش توان حافظه SRAM شاهد کاهش مصرف توان کل سیستم خواهیم بود .حافظه های SRAM اغلب اوقات در حال نگهداری از داده می‌صباشند بنابراین کاهش توان استاتیکی)نشتی (به کاهش توان کل حافظه SRAM کمک می‌صکند .برای کاهش توان مصرفی حافظه SRAM هم از ادوات ترانزیستوری با چند ولتاژ آستانه و هم از تکنیک‌صهای مداری بهره برده شده است .در این پروژه ساختار ۹T SRAM برای سلول حافظه ارائه شده است .در این ساختار برای کاهش جریان نشتی، از ترانزیستورصهای با ولتاژ آستانه بزرگ در حلقه فیدبک سلول حافظه پیشنهادی بهره گرفته‌صایم .همچنین در این ساختار به دلیل جدا کردن مسیر خواندن و نوشتن، امکان اندازه گذاری مستقل ترانزیستورهای دسترسی خواندن ونوشتن فراهم شده است .برای یک سلول تنها توان نوشتن و خواندن به ترتیب برابر۲۶.۷۵۵ Wو۶.۵۳ Wو همچنین توان نشتی ۶۴.۶۸pW به دست آمد .همچنین حاشیه ایستای نویز نگهداری که در واقع معیاری از قدرت حافظه در نگهداری از داده ذخیره شده خود است برابر ۶۸۰mV است .به دلیل جدا کردن مسیر خواندن و نوشتن در این ساختار میزان حاشیه ایستای نویز نگهداری در حدود حاشیه ایستای نویز خواندن میسر شده است .در این پروژه با توجه به اینکه با آرایه‌صای از حافظه شامل ۳۲ سطر و ۳۲ ستون سروکار داریم بنابراین مدارهای جانبی همچون تقویت‌صکننده حسگر، مدار پیش شارژ، مدار رمزگشا سطر و مدار رمزگشا ستون نیز طراحی شده‌صاند .مقدار توان نوشتن و خواندن برای آرایه حافظه به ترتیب برابر۳۹.۸۷ Wو۲۴۱.۷۴ Wبوده و همچنین توان نشتی کل حافظه مقدار ۶۶.۲۳nW را دارد .تمامی شبیه سازی‌صها و نتایج تحت نرم افزار Cadence و تکنولوژی CMOS۱۸۰nm صورت پذیرفته است
متن يادداشت
The main purpose of this research is to design a low power SRAM memory. Battery operated devices like implantable bio-medical devices have strict constraints on power consumption. SRAMs play a critical role in power consumption of VLSI systems due to its high area density on a chip so low power operation of a system can be achieved by lowering SRAM power consumption. Since most of the times SRAMs are in the hold state, reducing the static power dissipation helps to lower the total power of SRAM array. Multi threshold voltage devices and various circuit techniques are used to achieve this goal. In this thesis, a 9T SRAM cell is presented. In this circuit, high Vth devices are used in the feedback loop of the cell to reduce the leakage current. By separating the path of reading and writing operation, it is posible to independently change the size of reading and writing transistors. For a single cell, the writing and reading power is 26.755 W and 6.53 W respectively and the leakage power is reduced to 64.68 pW. The static noise margin (SNM) which is a measure of the memory ability in storing its stored data, is 680 mV. As a result of separation of the reading and writing paths in this circuit, the read SNM is maintained at about the hold SNM. The planned memory consisting of 32 rows and 32 columns, so the lateral circuits such as sense amplifiers, pre-charge circuit, row decoder and column decoder are also designed. The write and read power for the whole memory array is 39.87 W and 241.74 W, respectively, and the total memory leakage power is 66.23 nW. All simulations and results have been obtained using the Cadence and an 180nm CMOS technology
عنوان اصلی به زبان دیگر
عنوان اصلي به زبان ديگر
Low power SRAM design for implantable Micro-systems
نام شخص به منزله سر شناسه - (مسئولیت معنوی درجه اول )
مستند نام اشخاص تاييد نشده
کریمی، محمدحسین
مستند نام اشخاص تاييد نشده
karimi,Mohammad hossein
دسترسی و محل الکترونیکی
يادداشت عمومي
سیاه و سفید
وضعیت فهرست نویسی
وضعیت فهرست نویسی
نمایه‌سازی قبلی
