نمایش منو
صفحه اصلی
جستجوی پیشرفته
فهرست کتابخانه ها
انتخاب زبان
فارسی
English
العربی
عنوان
Logic synthesis and verification algorithms
پدید آورنده
Hachtel, Gary D.
موضوع
، Integrated circuits-- Very large scale integration-- Design-- Data processing,، Logic design-- Data processing,، Integrated circuits-- Verification,، Computer-aided design
رده
TK
7874
.
75
.
H33
1996
کتابخانه
كتابخانه مركزی دانشگاه صنعتي شريف
محل استقرار
استان:
تهران
ـ شهر:
تهران
تماس با کتابخانه :
66005817
-
021
شناسگر استاندارد دیگر
شماره استاندارد
145239
زبان اثر
زبان متن نوشتاري يا گفتاري و مانند آن
تابستان۷۸
زبان متن نوشتاري يا گفتاري و مانند آن
English
عنوان و نام پديدآور
نام عام مواد
)20(
نام نخستين پديدآور
Hachtel, Gary D.
عنوان اصلي
Logic synthesis and verification algorithms
وضعیت نشر و پخش و غیره
محل نشرو پخش و غیره
Boston
نام ناشر، پخش کننده و غيره
Kluwer Academic Publishers
تاریخ نشرو بخش و غیره
1996
مشخصات ظاهری
نام خاص و کميت اثر
xxxii, 564 p.: ill.; 26 cm.
يادداشت کلی
متن يادداشت
Includes bibliographical references and index
موضوع (اسم عام یاعبارت اسمی عام)
عنصر شناسه ای
، Integrated circuits-- Very large scale integration-- Design-- Data processing
عنصر شناسه ای
، Logic design-- Data processing
عنصر شناسه ای
، Integrated circuits-- Verification
عنصر شناسه ای
، Computer-aided design
رده بندی کنگره
شماره رده
TK
7874
.
75
.
H33
1996
نام شخص به منزله سر شناسه - (مسئولیت معنوی درجه اول )
کد نقش
AU
عنصر شناسه اي
by Gary D. Hachtel, Fabio Somenzi
نام / عنوان به منزله شناسه افزوده
عنصر شناسه اي
AU oibaF ,iznemoS
عنصر شناسه اي
TI
شماره دستیابی
نحوه قرار گرفتن مدرك روي قفسه
02
پیشنهاد / گزارش اشکال
×
پیشنهاد / گزارش اشکال
×
اخطار!
اطلاعات را با دقت وارد کنید
گزارش خطا
پیشنهاد