Menu
Home
Advanced Search
Directory of Libraries
عنوان
طراحی مدارهای منطق دیجیتال به کمک Verilog
پدید آورنده
/ تالیف استیون بروان، زونکو ورونسیک مترجم علیزاده، وریانی,عنوان به زبان اصلی: Fundamentals of digital logic with verilog design, c2003.
موضوع
مدارهای منطقی -- طرح و ساختمان -- دادهپردازی,وریلاگ (زبان توصیفی سختافزار کامپیوتر),طراحی به کمک کامپیوتر
رده
TK
۷۸۶۸
/
م
۴۸،
ب
۴ ۱۳۸۷
کتابخانه
محل استقرار
استان:
South Khorasan
ـ شهر:
Birjand
تماس با کتابخانه :
32391259 056 و 05632391257
INTERNATIONAL STANDARD BOOK NUMBER
(Number (ISBN
۹۷۸-۹۶۴-۷۹۸۲-۹۷-۹
NATIONAL BIBLIOGRAPHY NUMBER
Country Code
IR
Number
۳۳۲۸
LANGUAGE OF THE ITEM
.Language of Text, Soundtrack etc
فارسی
COUNTRY OF PUBLICATION OR PRODUCTlON
Country of publication
IR
TITLE AND STATEMENT OF RESPONSIBILITY
Title Proper
طراحی مدارهای منطق دیجیتال به کمک Verilog
General Material Designation
[کتاب]
First Statement of Responsibility
/ تالیف استیون بروان، زونکو ورونسیک مترجم علیزاده، وریانی
.PUBLICATION, DISTRIBUTION, ETC
Place of Publication, Distribution, etc.
تهران
Name of Publisher, Distributor, etc.
: دانشگاه صنعتی شریف، موسسه انتشارات علمی
Date of Publication, Distribution, etc.
، ۱۳۸۷.
PHYSICAL DESCRIPTION
Specific Material Designation and Extent of Item
۹۰۰ ص
NOTES PERTAINING TO TITLE AND STATEMENT OF RESPONSIBILITY
Text of Note
عنوان به زبان اصلی: Fundamentals of digital logic with verilog design, c2003.
NOTES PERTAINING TO PUBLICATION, DISTRIBUTION, ETC.
Text of Note
چاپی
TOPICAL NAME USED AS SUBJECT
مدارهای منطقی -- طرح و ساختمان -- دادهپردازی
وریلاگ (زبان توصیفی سختافزار کامپیوتر)
طراحی به کمک کامپیوتر
LIBRARY OF CONGRESS CLASSIFICATION
Class number
TK
۷۸۶۸
Book number
/
م
۴۸،
ب
۴ ۱۳۸۷
PERSONAL NAME - PRIMARY RESPONSIBILITY
براون، استیوندی
.Brown, Stephen D
PERSONAL NAME - SECONDARY RESPONSIBILITY
ورانسیچ، زوونکجی
Veranesic, Zvonko G
علیزاده، بیژن، ۱۳۵۲ - ، مترجم
وریانی، احسان، ۱۳۶۵ - ، مترجم
ORIGINATING SOURCE
Country
ایران
Agency
دانشگاه صنعتی شریف، موسسه انتشارات علمی
فهرستنویسی قبلی
p
کتاب فارسی
1
a
Y
Proposal/Bug Report
×
Proposal/Bug Report
×
Warning!
Enter The Information Carefully
Error Report
Proposal