کاهش اثر خطای لرزش پالس ساعت (jitter) در مدولاتورهای سیگما دلتا زمان پیوسته
General Material Designation
[پایاننامه]
First Statement of Responsibility
/وحید صبوحی
.PUBLICATION, DISTRIBUTION, ETC
Name of Publisher, Distributor, etc.
دانشگاه صنعتی سهند
Date of Publication, Distribution, etc.
، ۱۳۸۹
PHYSICAL DESCRIPTION
Specific Material Designation and Extent of Item
۱۵۱ ص.
NOTES PERTAINING TO PUBLICATION, DISTRIBUTION, ETC.
Text of Note
چاپی - الکترونیکی
INTERNAL BIBLIOGRAPHIES/INDEXES NOTE
Text of Note
کتابنامه در آخر پایان نامه
DISSERTATION (THESIS) NOTE
Dissertation or thesis details and type of degree
کارشناسی ارشد
Discipline of degree
مهندسی برق
Body granting the degree
دانشگاه صنعتی سهند
SUMMARY OR ABSTRACT
Text of Note
روند رو به رشد سیستمهای VLSI باعث شیفت هرچه بیشتر پردازش سیگنال از حوزه آنالوگ به حوزه دیجیتال برای کاهش هزینهها و افزایش قابلیت اعتماد شده است .که نتیجه آن افزایش تقاضاها برای مبدل آنالوگ به دیجیتال دقت بالا و پهن باند میباشد .یک مبدل ADC مبتنی بر مدولاسیون دلتا سیگما هم میتواند در حوزه زمان گسسته و هم در حوزه زمان پیوسته پیاده سازی شوند .امروزه با رشد تقاضاها، تمرکز اصلی بر روی مبدلهای دلتا سیگمای زمان پیوسته است که در کاربردهای کم مصرف، فرکانس بالا و پهن باند مورد استفاده قرار میگیرد از جمله آن میتوان به گیرنده های رادیویی، تصویر برداری پزشکی و سیستمهای فراصوت قابل حمل و تجهیزات تست اشاره کرد .یک ADC دلتا سیگمای پیوسته در زمان دارای مزایای قابل توجهی نسبت به همتای زمان گسسته خود است که میتوان به فیلتر ضد تداخل ذاتی و شبکه نمونه بردار ساده تر و پیاده سازی در ولتاژهای منبع تغذیه کم و فرکانس کاری بالتر( نسبت به مدولاتور زمان گسسته) اشاره کرد .اما با این حال این مدولاتور به شدت به نامعینیهای زمانی از قبیل لرزش لبه پالس ساعت و تاخیر اضافی داخل حلقه، نسبت به هم نوع زمان گسسته خود حساس است، به خصوص که عملکرد آنها در کاربردهای پر سرعت به طور گستردهای تحت تاثیر نامعینیهای زمانی به خصوص لرزش پالس ساعت قرار میگیرد.این پایان نامه به طراحی مدولاتور دلتا سیگمای زمان پیوسته با فرکانس نسبتا بالا که در آن خطای ناشی از تاخیر اضافی حلقه در سطح سیستمی و مداری جبران شده است و همچنین به ارائه روشهایی برای کاهش خطا بواسطه لرزش پالس ساعت میپردازد و بوسیله ارائه شکل موجهای مبدل دیجیتال به آنالوگ بهبود یافته، سعی در کاهش معایب روشهای قبل از خود را دارد .در این راستا در ادامه پایان نامه یک مدولاتور مولتی بیت دلتاسیگمای زمان پیوسته با توپولوژی CIFF مرتبه ۳ را برای بکارگیری در کاربردهای مخابراتی استاندارد بیسیم WLAN ۸۰۲.۱۱a با پهنای باندی معادل با ۲۵ مگاهرتز و فرکانس نمونه برداری مگاهرتز را در تکنولوژی ۱۸۰ نانومتر طراحی و پیاده سازی میگردد .نتایج حاصل از شبیه سازی آن در محیط Specter (Cadence) موید پیش بینیهای تئوری و طراحی سطح سیستمی و بهبود نسبی نتایج گزارشات علمی پیشین در خصوص مصرف توان و پهنای باند میباشد.