عرض القائمة
الرئیسیة
البحث المتقدم
قائمة المکتبات
حول الموقع
اتصل بنا
نشأة
ورود / ثبت نام
عنوان
Unitied methods for VLSI simulation and test generation
پدید آورنده
/ by Kwang - Ting Cheng and Vishwani D. Agrawal,Cheng
موضوع
Integrated Circuits -- Very large scale integration -- Design and construction --,Computer - aided design,Integrated Circuits -- Large scale integration -- Testing,Integrated Circuits -- Vey large scale integation -- Computer simulation
رده
TK
7874
.
C525
1989
کتابخانه
كتابخانه مركزي و مركز اسناد دانشگاه تهران
محل استقرار
استان:
طهران
ـ شهر:
طهران
تماس با کتابخانه :
66466179
-
61112362
-
021
0-7923-9025-3
IR
79740
انگلیسی
IR
Unitied methods for VLSI simulation and test generation
[Book]
/ by Kwang - Ting Cheng and Vishwani D. Agrawal
Boston, London
: Kluwer Academic Publishers
, 1989
xii, 148 p.
: fig.
; 24 cm
The Kluwer international series in engineering and computer science
انگليسي
Includes bibliographical references and index
Integrated Circuits -- Very large scale integration -- Design and construction --
Computer - aided design
Integrated Circuits -- Large scale integration -- Testing
Integrated Circuits -- Vey large scale integation -- Computer simulation
TK
7874
.
C525
1989
Cheng
, Kwang - Ting
, author
Agrawal
, Vishwani D
, 1943 -
Iran
Central Library Of Tehran University
Old cataloging
BL
1
Y
الاقتراح / اعلان الخلل
×
الاقتراح / اعلان الخلل
×
تحذیر!
دقق في تسجیل المعلومات
اعلان الخلل
اقتراح