عنوان

طراحی پردازنده اصلاح خطا برای مبدل آنالوگ به دیجیتال خط لوله‌ای جهت دریافت سیگنال‌های عصبی

‭۵۵۱۸پ‬

per

طراحی پردازنده اصلاح خطا برای مبدل آنالوگ به دیجیتال خط لوله‌ای جهت دریافت سیگنال‌های عصبی

/محمد فرداد

تبریز :دانشگاه‌تبریز ،دانشکده‌مهندسی برق و کامپیوتر

‮‭۱۱۱‬ ص‬

چاپی

کارشناسی ارشد

مهندسی برق

‮‭۱۳۸۹/۰۴/۳۰‬

تبریز :دانشگاه‌تبریز ،دانشکده‌مهندسی برق و کامپیوتر

مبدل‌های آنالوگ به دیجیتال بخش ضروری سیستم‌هایی است که در آن‌ها پردازش سیگنال انجام می‌گیرد .در کاربردهایی همچون مخابرات بی‌سیم، بازشناسی تصویر و تجهیزات پزشکی نیاز به مبدل‌هایی است که علاوه بر دارا بودن تعداد بیت خروجی بالا بتوانند با سرعت مناسبی از سیگنال ورودی نمونه‌برداری کنند .برای پیاده‌سازی چنین مبدل‌هایی اغلب از ساختار خطلوله‌ای استفاده می‌گردد .مبدل‌های آنالوگ به دیجیتال خط لوله‌ای علاوه بر داشتن سرعت و دقت بالا دارای توان مصرفی مناسبی هستند .در فناوری‌های جدید که در آن با کاهش اندازه مشخصه، ترانزیستورهایی با طول کانال کوتاه برای دسترسی به سرعت‌های بالا مورد استفاده قرار می‌گیرند، طراحی مدارات آنالوگ با دقت مطلوب مشکل است .با توجه به این مسأله برای رفع یا بهبود عملکرد مبدل از مدارها و سیستم‌های جبران‌ساز بهره گرفته می‌شود .اغلب روش‌های پیشنهادی تنها تعدادی از خطاهای مبدل را اصلاح می‌کنند و نیاز به سیستمی که بتواند تمام خطاها را جبران نماید همچنان باقی است .در این پایان‌نامه یک روش جدید دیجیتال بر مبنای پردازش بیت‌های خروجی مبدل ارائه شده است .ایده‌ی اصلی پیدا کردن تابعی است که خروجی مبدل را به عنوان ورودی دریافت کرده و مقدار اصلاح شده‌ی آن را تحویل دهد .در واقع این تابع، تقریبی از مدل معکوس خطاهای مبدل است و با اعمال آن بر روی داده‌های خروجی تأثیر خطاها تا حد قابل قبولی جبران می‌شود .برای یافتن تابع مناسب مجموعه‌ای از ورودی‌های از پیش مشخص به مبدل اعمال می‌شوند و خروجی متناظر با هر ورودی به دست می‌آید .سپس این مجموعه‌ی ورودی-خروجی برای تقریب تابع مورد استفاده قرار می‌گیرد .از آنجایی که نمونه‌های ورودی را می‌توان با فواصل زمانی به مبدل اعمال نمود، نیازی به متوقف کردن کار عادی مبدل نیست و عملیات تقریب تابع توسط پردازنده طراحی شده در پس‌زمینه انجام می‌پذیرد .مدل تقریب زده شده به طور مداوم به‌روزرسانی می‌شود تا تغییرات خطاهای مبدل قابل ردگیری باشد .برای بررسی عملکرد ساختار پیشنهادی ابتدا یک مبدل ‮‭۱۲‬ بیت با ‮‭۵/۱‬ بیت در هر طبقه و فرکانس نمونه‌برداری ‮‭MS/s۱۰۰‬ در ‮‭SIMULINK‬ پیاده‌سازی گردید .سپس خطاهایی به میزان ‮‭۱‬ تا ‮‭۵‬ درصد برای بخش‌های مختلف هر طبقه در نظر گرفته شد .پس از این مرحله چند الگوریتم مختلف تقریب تابع بر روی خروجی مبدل اعمال شدند و بهترین الگوریتم از لحاظ عملکرد و حجم محاسبات برای پیاده‌سازی انتخاب گردید .سپس ساختار پیشنهادی با استفاده از الگوریتم انتخابی بر روی تراشه‮‭LX۲۵ FPGA - Xilinx virtex‬ ‮‭۴‬پیاده‌سازی شده است .نتایج شبیه‌سازی نشان می‌دهد که برای فرکانس ورودی ‮‭MHz ۳۴/۵‬ مقدار پارامتر ‮‭SNDR‬ از ‮‭dB۴۵‬ به ‮‭dB۶۹‬ بهبود می‌یابد .همچنین مقدار پارامتر ‮‭SFDR‬از ‮‭dB۵/۴۵‬ به ‮‭dB۹۰‬ افزایش می‌یابد .روش پیشنهادی دارای مزایای زیر است :زمان لازم برای جبران‌سازی مبدل کوتاه است .کل خطاهای مبدل همزمان جبران می‌شود و فرآیند جبران‌سازی مستقل از نوع خطاها است .برای انجام جبران‌سازی نیاز به دستکاری ساختار متداول مبدل نیست و اصلاح خطا با پردازش بیت‌های خروجی مبدل بدون اختلال در کار آن انجام می‌پذیرد

ADCs are essential parts in systems where signal processing is performed. Pipeline ADCs offer attractive combination of speed, resolution and power consumption. These properties make them the most powerful and efficient data converters for applications such as wireless communications, image recognition and medical instrumentation. A monolithic, high-resolution pipeline ADC is difficult to design due to imperfections in analog components. Designing high performance analog circuits and component matching become increasingly difficult as CMOS technologies are scaled to smaller geometries. Without using some form of calibration, these limitations make it difficult to implement a conventional pipeline ADC with an effective number of bits greater than 10 in present VLSI technology. In recent years many types of calibration scheme have been proposed to improve overall performance of ADCs. Many of theses calibration techniques compensate only some specific errors and the need for a calibration processor that addresses all errors is still remained. This dissertation describes a novel technique based on post-processing of output bits. The basic idea is to force some pre-defined inputs to an ADC and obtain corresponding outputs. Meanwhile, the pre-defined inputs are digitized by the ADC and influenced by component errors. This data set is then used to find a suitable correction function. This function is an inverse model for the ADC errors. As each input sample can be feed to the ADC at scheduled intervals, this approach does not need to disturb the converter routine work. A function approximation algorithm can estimate the model during normal conversion. The extracted model is updated in background frequently to track parameter variations due to environmental influences. To verify the proposed arcituchure, a 12-bit 1.5-bit/stage pipelined ADC is simulated with 1 -5 nonideal factors in the SIMULINK with a 5.34MHz sinusoidal input and a 100MHz sampling frequency. Different function approximation algorithms to find the best results have been applied. The described algorithm has been implemented on a virtex-4 LX25 FPGA from Xilinx. The simulation results show that the proposed processor can improve the SNDR from 36dB to 69dB and the SFDR is increases from 45.5dB to 90dB. The technique presented in this dissertation is distinguished by its efficiency, in terms of time required to calibrate the ADC. This approach does not change internal parts of an ADC and compensates all type of errors by digital post-processing of the output bits

Pipeline ADC

digital calibration processor

function approximation.

فرداد، محمد

فرون‌چی، جواد، استادراهنما

کریمیان، قادر، استاد مشاور

سیاه و سفید

نمایه‌سازی قبلی