۱۷۳۹۴پ
per
طراحی و پیاده سازی مبدل آنالوگ به دیجیتال۰۱ بیتی با ساختارSAR با قابلیت دریافت ورودی آنالوگ از چندین کانال مجزا به طور پیدرپی
/حامد جبرائیلیان
: مهندسی برق وکامپیوتر
، ۱۳۹۵
، افشاری
چاپی
کارشناسی ارشد
مهندسی برق -الکترونیک
۱۳۹۵/۱۱/۲۰
دانشگاه تبریز
امروزه یکی از مهم‌ترین عوامل رقابت در صنعت الکترونیک، ارائه ساختارهای جدید دارای سرعت بالا و توان مصرفی کم برای مبدل‌های آنالوگ به دیجیتال و همچنین مبدل‌های دیجیتال به آنالوگ می‌باشد .با پیشرفت تکنولوژی ساخت مدارهای مجتمع، این رقابت هر روزه رنگ جدیدتری به خود می‌گیرد تا جایی که علاوه بر کاهش توان مصرفی، کاهش سطح مصرفی بر روی تراشه نیز به شدت مورد توجه طراحان مداری قرار گرفته است .در این راستا ساختارهای متنوعی نیز برای پیاده‌سازی مداری مبدل‌های آنالوگ به دیجیتال ارائه شده اند که هر کدام دارای مزایا و معایب خاص خود می‌باشند .یکی از این ساختارهای مهم، مبدل تقریب متوالی می‌باشد که در ساخت بسیاری از مدارهای مخابراتی و همچنین مدارهای پرتابل کاربردهای خاص خود را دارد .دراین پایان نامه در مورد طراحی یک مبدل آنالوگ به دیجیتال تقریب متوالی با سرعت نمونه برداری ۱۰۰MS/s و دقت ۱۰ بیت در تکنولوژی ۰.۱۸ m که با ولتاژ تغذیه ۸/۱ ولت کار می‌کند، بحث شده است
Today, one of the most important factors of competition in the electronics industry is presenting new structures with higher speed and lower power consumption for analog to digital converters and also digital to analog ones. With technology progress in integrate circuit production, this competition each day changes so that in addition to decreasing power consumption, decreasing consumed area on-chip is also highly regarded by circuit designers. In this regard, various structures are presented for circuitry implementation of A/D converters which has its pros and coins. One of structures is successive converter that is used in fabricating many of communication circuits and also in portable circuits has its own properties. In this thesis, design of a successive approximation A/D converter with sampling rate of 100 MS/s and accuracy of 10 bit in 0.18 um technology is discussed which is fed by 1.8 V supply. The main focus in the design of this converter is paying attention to power consumption principal beside minimum size of occupied area on chip. In locating converter circuit tried to suppress parasitic effects and noise kick-back caused by comparator circuit by decreasing input transistor to acquire minimum INL and DNL error. The simulation results verified the accuracy of the designed circuit and in this regard, the power consumption of the system is 1.5 mW
جبرائیلیان، حامد
صبحی، جعفر، استاد راهنما
دایی کوزه کنانی، ضیاءالدین، استاد مشاور
سیاه و سفید
نمایه‌سازی قبلی
