عرض القائمة
الرئیسیة
البحث المتقدم
قائمة المکتبات
حول الموقع
اتصل بنا
نشأة
ورود / ثبت نام
عنوان
Logic synthesis and verification algorithms
پدید آورنده
Hachtel, Gary D.
موضوع
، Integrated circuits-- Very large scale integration-- Design-- Data processing,، Logic design-- Data processing,، Integrated circuits-- Verification,، Computer-aided design
رده
TK
7874
.
75
.
H33
1996
کتابخانه
كتابخانه مركزی دانشگاه صنعتی شریف
محل استقرار
استان:
طهران
ـ شهر:
طهران
تماس با کتابخانه :
66005817
-
021
145239
تابستان۷۸
English
)20(
Hachtel, Gary D.
Logic synthesis and verification algorithms
Boston
Kluwer Academic Publishers
1996
xxxii, 564 p.: ill.; 26 cm.
Includes bibliographical references and index
، Integrated circuits-- Very large scale integration-- Design-- Data processing
، Logic design-- Data processing
، Integrated circuits-- Verification
، Computer-aided design
TK
7874
.
75
.
H33
1996
AU
by Gary D. Hachtel, Fabio Somenzi
AU oibaF ,iznemoS
TI
02
الاقتراح / اعلان الخلل
×
الاقتراح / اعلان الخلل
×
تحذیر!
دقق في تسجیل المعلومات
اعلان الخلل
اقتراح